## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-110448

(43) Date of publication of application: 30.04.1993

(51)Int.Cl.

HO3M 7/36

(21)Application number: 03-267383

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing: (72)Inventor: 16.10.1991

> YASUDA HIROSHI HIGUCHI KOICHI MIYAMOTO SABURO


SAITO MASATAKA

## (54) DIGITAL DATA COMPRESSION, EXPANSION METHOD AND ITS REPRODUCTION DEVICE

(57)Abstract:

PURPOSE: To reduce the storage capacity of a RAM when digital data are stored in the RAM.

CONSTITUTION: Suppose that a difference  $\Delta Vn$  of both samples consecutive in time series is (0000,0000,0000,0110) expressed in a binary number and 16-bit digital code 22, then it is expressed as (0006) in a hexadecimal number. Then a high-order 12-bit in a 16-bit digital code 22 in a binary number of the difference  $\Delta Vn$  of both the samples is all 0, the high-order 12-bits are omitted. Then the  $\Delta Vn$  is expressed in total 6-bits by compression data 24 ((6 in hexadecimal number) expressed in low-order 4-bits, sign code data 23 (0 indicates a positive number) and a 1-bit end code 25 set to 1 which indicates the high-order bits over the loworder 4-bits are all 0. Thus, the difference  $\Delta Vn$  of both the samples is expressed in 6-bits which compresses the bit number from the 17-bit expression and the storage capacity of the memory is reduced by storing the compression data into the memory.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-110448

(43)公開日 平成5年(1993)4月30日

(51)Int.Cl.<sup>5</sup>

H 0 3 M 7/36

識別記号

庁内整理番号 8836-5 J FI

技術表示箇所

審査請求 未請求 請求項の数8(全 21 頁)

(21)出願番号

特願平3-267383

(22)出願日

平成3年(1991)10月16日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 斎藤 昌孝

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 安田 博

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 樋口 厚一

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 弁理士 小鍜治 明 (外2名)

最終頁に続く

### (54)【発明の名称】 デジタルデータ圧縮, 伸長方法及びその再生装置


#### (57)【要約】

【目的】 ディジタルデータをRAMに記憶する場合、 RAMの記憶容量を小さくできるディジタルデータ圧縮 および伸長方法を提供するものである。

時系列的に連続する両サンプルの差 △ V n が 【構成】 2進数で16ビットのディジタル符号22のように(0 000,0000,0000,0110)とすると16 進数で表すと(0006)となる。ここで、両サンプル の差 Δ V n の 2 進数で 1 6 ビットのディジタル符号 2 2 の上位12ビットはすべて0であり、この上位12ビッ トを省略し、下位の4ビットで表したΔVnの圧縮デー タ24 (16進数の6) に Δ V n の正負符号データ 2 3 (0はプラスを示す。)と下位4ビットよりも上位ビッ トがすべて0であることを表す1ビットの終了符号25 に1を立てて加え、合計6ビットで表す。これにより両 サンプルの差ΔVnを17ビットの表現からΔVnの圧 縮データの6ビットにビット数を圧縮して表現すること ができ、この圧縮データをメモリーに蓄えることにより メモリーの記憶容量を少なくできる。

24--- BVnの圧縮デ-9 25---終3符号

> AVn---社配的時間点netのjo後の時間点n+1の それぞれの配圧Vn, Vn+1の差



## 【特許請求の範囲】

時系列的に連続したディジタルデータ群 【請求項1】 の任意の時点のサンプルのmビットディジタルデータと 任意の時点の次のサンプルのmビットディジタルデータ の差のmビットディジタルデータを下位からnビット単 位のディジタルデータに分割し、前記nビット単位ディ ジタルデータと前記 n ビット単位ディジタルデータより 上位の各nビットのデータに1があるか否かによってデ ータの継続、終了を表す終了有無符号の1 ビットおよび 差のmビットディジタルデータの正負を表す正負符号の 1ビットの合計であるn+2ビットの各ディジタルデー タブロックで表すとともに、分割された上位の各nビッ ト単位が全て"0"の時、前記終了有無符号の1ビット にデータ終了を表すデータを与え、分割された上位の各 nビット単位が全て"O"のデータを削除したことを特 徴とするディジタルデータ圧縮方法。

【請求項2】 前記mビットディジタルデータを16ビットディジタルデータとし、前記nビット単位ディジタルデータで構成したこルデータを4ビット単位ディジタルデータで構成したことを特徴とする請求項1記載のディジタルデータ圧縮方法。

時系列的に連続したディジタルデータ群 【請求項3】 の任意の時点のサンプルのmビットディジタルデータと 任意の時点の次のサンプルのmビットディジタルデータ の差のmビットディジタルデータを下位からnビット単 位のディジタルデータに分割し、前記nビット単位ディ ジタルデータと前記 n ビット単位ディジタルデータより 上位の各nビットのデータに1があるか否かによってデ ータの継続、終了を表す終了有無符号の1ビットおよび 差のmビットディジタルデータの正負を表す正負符号の 1ビットの合計であるn+2ビットの各ディジタルデー タブロックで表すとともに、分割された上位の各nビッ ト単位が全て"0"の時、前記終了有無符号の1ビット にデータ終了を表すデータを与え、分割された上位の各 nビット単位が全て"O"のデータを削除し、かつ、前 記時系列的に連続したディジタルデータ群の一定周期毎 の時点のサンプルのmビットディジタルデータを下位か らnビット単位のディジタルデータに分割し、この分割 されたnビット単位の各ディジタルデータのそれぞれに 正負を表す正負符号の1ビットとそれぞれに前記終了有 無符号の1ビットに"0"を与えたデータで表すことに より前記ディジタルデータ群の一定周期毎の時点のサン プルを絶対値データとしたことを特徴とするディジタル データ圧縮方法。

【請求項4】 前記請求項1のディジタルデータ圧縮方法によってデータ圧縮された前記各ディジタルデータブロックの下位から順次nビットのデータを取り出し、前記終了有無符号を判別してデータが継続を意味する符号の間はnビットのデータを順次直列接続し、前記終了有無符号を判別してデータが終了を意味する符号が来たと

きそのnビットのデータを上位nビットととして下位のnビットのデータに直列接続するとともに直列接続されたデータの上位ビットに "0"を必要数だけ加えてmビットになるようにして前記時系列的に連続したディジタルデータ群の任意の時点のサンプルのmビットディジタルデータと任意の時点の次のサンプルのmビットディジタルデータを登のmビットディジタルデータを復元することを特徴とするディジタルデータ伸長方法。

【請求項5】 前記請求項3のディジタルデータ圧縮方法によってデータ圧縮された前記各ディジタルデータブロックの下位から順次nビットのデータを取り出すとともにを前記終了有無符号を判別して前記終了有無符号が"0"のデータがm/n回続いたときのmビットディジタルデータを前記ディジタルデータ群の一定周期毎の時点のサンプルの絶対値データとして扱うことを特徴とするディジタルデータ伸長方法。

時系列的に連続したディジタルデータ群 【請求項6】 の任意の時点のサンプルの2進数mビットディジタルデ ータと任意の時点の次のサンプルの2進数mビットディ ジタルデータの差の2進数mビットディジタルデータを 正負符号を除く上位の0を削除したディジタルデータが 有効桁3ビット以内のときは3ビットのディジタルデー タに正負符号と終了を意味する終了有無符号とを加えた 2進数5ビットのディジタルデータで表し、有効桁3ビ ットを越えたときは下位から4ビット単位のディジタル データに分割し、下位から有効桁4ビット毎に継続を意 味する終了符号を加えた2進数5ビット単位のディジタ ルデータと下位から4ビット単位のディジタルデータに 分割した時の最終の有効桁 3 ビット以内のディジタルデ ータに正負符号と終了を意味する終了有無符号とを加え た2進数5ビットのディジタルデータとで表したことを 特徴とするディジタルデータ圧縮方法。

【請求項7】 前記請求項6のディジタルデータ圧縮方法によってデータ圧縮された2進数5ビットのディジタルデータの前記終了有無符号を判別して前記終了有無符号が継続を意味する符号の間は2進数5ビットのディジタルデータの前記終了有無符号を除く4ビットのディジタを有効桁として順次直列接続し、前記終了有無符号が来た時2進数5ビットのディジタルデータの前記終了有無符号と正負符号を除く3ビットのデータを有効桁として直列接続し、さらに上位ビットで「クットで」を必要数だけ加えて2進数mビットになるようにして前記時系列的に連続したディジタルデータ群の任意の時点のサンプルの2進数mビットディジタルデータを復元することを特徴とするディジタルデータ伸長方法。

【請求項8】 ディジタルデータ読み出し装置から出力されたmビットのディジタルデータをデータ圧縮する請求項3または請求項6のディジタルデータ圧縮方法を用

いたデータ圧縮回路と、前記データ圧縮回路で圧縮した 圧縮データを記憶するメモリーと、前記メモリーから読み出された圧縮データを伸長する請求項4と請求項5または請求項7のディジタルデータ伸長方法を用いたデータ伸長回路と、前記データ圧縮回路で圧縮された圧縮データを前記メモリーに記憶させ、前記メモリーに記憶された圧縮データを定められた復調速度で読み出し前記データ伸長回路に供給するメモリー制御回路とを備えたディジタルデータ再生装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、ディジタルオーディオ 機器等に用いて有効なディジタルデータ圧縮および伸長 方法に関するものである。

#### [0002]

するものである。

【従来の技術】近年、CDプレーヤをはじめとするディジタルオーディオ機器等のディジタル技術の普及にはめざましいものがあり、これらの機器では再生をより確実にするためディジタルデータを一時的にメモリーに蓄えてデータ出力することが考えられる。

【0003】以下、図面を参照しながら上述した従来の CDプレーヤを例にディジタルデータをメモリーに一時 的に蓄えて出力するディジタルオーディオ機器について 説明する。

【0004】図19は従来のCDプレーヤの構成を示す ブロック図である。図19において、1はCDプレーヤ からなるディジタルデータ再生装置であり、CDの情報 記録トラックから光ピックアップにより光学的に情報を 読み取る信号読取装置、前記信号読取装置からのディジ タル信号をEFM伸長、デインターリーブ、誤り訂正等 の信号処理をするディジタル信号処理回路を備えてい る。2はディジタルデータ再生装置1によって再生され た16ビットディジタル信号11をアナログ信号に変換 するDAコンバータ、3はローパスフィルター付増幅回 路、4は出力端子である。このような構成により、ディ ジタルデータ再生装置1の信号読取装置でCDから光学 的に信号を読み取り、信号処理回路で前述のディジタル 信号処理を行い16ビットディジタル信号11を出力 し、DAコンバータ2で図20の半アナログ信号12に 変換し、さらにローパスフィルター付増幅器3で図20 のアナログ信号13を得て出力端子4に再生信号を出力

【0005】しかしなから、CDプレーヤにおいては振動等の外乱を受けた場合、光ピックアップのトラックはずれ、フォーカスはずれを起こし再生音が途切れることがあり、特にポータブルCD、車載用CDプレーヤにおいては起こりやすいものであった。

【0006】そこで、図21に示すような再生ディジタルデータを大容量のメモリーに一時的に蓄えて再生することで上記問題を解決することが考えられる。図21に

おいて、6は大容量のランダムアクセスメモリー(RA M)、5はディジタルデータ再生装置1から出力された 16ビットディジタル信号を順次RAM6に記憶し、一 定の通常速度でRAM6から16ビットディジタル信号 を順次読みだしDAコンバータへ送るRAM制御回路で ある。このような構成において、再生時に始めの一定時 間だけディジタルデータ再生装置1のCDの回転速度を 上げて信号の読み取り速度を上げ、ディジタル信号処理 回路の信号処理のクロックの周波数を上げて再生し、R AM制御回路5により前記信号処理の速度に合わせてR AM6にCDの再生データを記憶し、RAM制御回路5 によりRAM6から通常の再生速度で16ビットディジ タルデータ11bを順次読み出してDAコンバータ2で アナログ変換して再生することで再生音に影響なくCD から再生された16ビットディジタル信号11aをRA M6に一定量一時的に蓄えることができる。なお、RA M6にデータが一定量蓄えられたらディジタルデータ再 生装置1のCDの回転速度およびディジタル信号処理回 路の処理速度を通常の速度に戻す。

【0007】この状態でディジタルデータ再生装置1に振動等の外乱が加えられてトラッキングまたはフォーカスはずれが発生した場合は、RAM6に蓄えられたデータを通常速度で読みだして再生し、この蓄えられたデータを読み出している間にトラッキングまたはフォーカスはずれが発生したCD上のアドレスを検索して光ピックアップをアクセスして、再度そのアドレスからCDのデータを読み直してデータを繋ぎ合わせることにより再生信号に音飛びを発生することなく確実にCDを再生することが可能となる。

#### [0008]

【発明が解決しようとする課題】しかしながら、前述の ようなCDプレーヤのトラッキングまたはフォーカスは ずれが発生した場合の対策を考えた時に必要となるRA M6の記憶容量は、例えば、CDのサンプリング周波数 が44.1kHz、L、Rチャンネルの2チャンネル、各 チャンネルが16ビットのため1秒間のデータは44.  $1 \text{ kHz} \times 2 \text{ ch} \times 16 \text{ bit} = 1.4112 \text{Mbit}$ なり、今、トラッキングまたはフォーカスはずれが発生 してから光ピックアップを元の位置に戻してデータ正し く繋ぎ合わせるのに 3 秒かかるとすると 1. 4112M bit×3秒=4.2336Mbit以上となる。この ような大容量の記憶容量のRAM6を搭載させようとす ると例えば256Kダイナミック型RAM(DRAM) を用いたい場合は17個必要となり、物理的スペースが 大きく必要となるため、小型軽量化を要求されるポータ ブルCDプレーヤおよび車載用CDプレーヤ等では実現 が困難であるという問題があった。

【0009】本発明は、上記従来の課題に鑑みて、RA Mの記憶容量を小さくできるディジタルデータ圧縮およ び伸長方法を提供するものである。

#### [0010]

【課題を解決するための手段】上記課題を解決するため に本発明のディジタルデータ圧縮方法は、時系列的に連 続したディジタルデータ群の任意の時点のサンプルのm ビットディジタルデータと任意の時点の次のサンプルの mビットディジタルデータの差のmビットディジタルデ ータを下位からnビット単位のディジタルデータに分割 し、前記nビット単位ディジタルデータと前記nビット 単位ディジタルデータより上位の各nビットのデータに 1があるか否かによってデータの継続、終了を表す終了 有無符号の1ビットおよび差のmビットディジタルデー タの正負を表す正負符号の1ビットの合計であるn+2 ビットの各ディジタルデータブロックで表すとともに、 分割された上位の各nビット単位が全て"O"の時、前 記終了有無符号の1ビットにデータ終了を表すデータを 与え、分割された上位の各nビット単位が全て"O"の データを削除したものである。

#### [0011]

【作用】本発明は上記した構成によって、時系列的に連続したディジタルデータ群の任意の時点のサンプルのmビットディジタルデータと任意の時点の次のサンプルのmビットディジタルデータの差のmビットディジタルデータから任意の時点の次のサンプルを1つあるいは複数のn+2ビットのディジタルデータブロックで表すことにより、差のmビットディジタルデータの上位ビットは0であることが多く、通常音楽信号等では下位4ビットまたは下位8ビットで表せることを利用して上位ビットを削除したデータで表現することによりデータ圧縮でき、メモリーの記憶容量を少なくすることができるものである。

## [0012]

【実施例】以下、本発明のディジタルデータ圧縮方法の 実施例について、図1~図6を参照しながら詳細に説明 する。

【0013】図1~図6は、本発明のディジタルデータ圧縮法の原理を示す図であり、図1の正弦波信号において、連続する任意の時点nのサンプルの電圧データVn、任意の時点nより1サンプル後の時点n+1のサンプルの電圧データVn+1として、両サンプルの差=Vn-(Vn+1)を $\Delta Vn$ として表すと、元の各サンプルをそのまま順次表現するものに比べて絶対値の小さい値で各サンプルを順次表現していくことができる。なお、Vは電圧軸、tは時間軸、Vaは最大表現電圧値、Vbは最小表現電圧値、Voは交流中点電位を表すものである。

【0014】図2に示すように任意の時点nのサンプルの電圧データVnが2進数で16ビットのディジタル符号20のように(0001,1100,0101,1010)であるとすると16進数で表すと(1C5A)、任意の時点nより1サンプル後の時点n+1のサンプル

の電圧データVn+1が2進数で16ビットのディジタ ル符号21のように(0001, 1100, 0101, 0100) であるとすると16進数で表すと(1C5 4) となり、両サンプルの差ΔVnは2進数で16ビッ トのディジタル符号22のように(0000、000 0,0000,0110)となり、さらにこれを16進 . 数で表すと(0006)となる。また、23はΔVnの 符号データを表す1ビットであり、0は+、1は-をそ れぞれ表すものである。ここで、両サンプルの差 Δ V n の2進数で16ビットのディジタル符号22の上位12 ビットはすべて0であり、このような場合、図3に示す ようにこの上位12ビットを省略し、下位の4ビットで 表したΔVnの圧縮データ24(16進数の6)にΔV nの符号データ23(0はプラスを示す。)と下位4ビ ットよりも上位ビットがすべて0であることを表す1ビ ットの終了符号25に1を立てて加え、合計6ビットで 表す。これにより両サンプルの差ΔVnを17ビットの 表現から Δ V n の圧縮データの 6 ビットにビット数を圧 縮して表現することができ、この圧縮データをメモリー に蓄えることによりメモリーの記憶容量を少なくでき る。

【0015】図4は実際の信号を示し、各時点、各サン プルの電圧値を図1と同様に表す。図4において、両サ ンプルの差 Δ V n が図 5 に示すように 2 進数で 1 6 ビッ トのディジタル符号22のように(0000、000 0,0011,1110)で、16進数で表すと(00 3E) だとすると、前述と同様にデータ圧縮すると上位 8ビットはすべて0であり、この上位8ビットを省略 し、最下位の4ビットの16進数の(E)にΔVnの符 号データ23(1はマイナスを示す。)と終了符号25 (この場合、上位ビットに0以外のデータがあるのでデ ータが継続をすることを示すために終了符号25に0を 表示する。)を加えた6ビットの圧縮データと次の4ビ ットの16進数の(3)に△Vnの符号データ23と終 了符号25のデータ1を加えた6ビットの圧縮データで 表す。これにより両サンプルの差ΔVnを17ビットの 表現からΔVnの圧縮データの12ビットにビット数を 圧縮して表現することができ、この圧縮データをメモリ ーに蓄えることによりメモリーの記憶容量を少なくでき る。

に対して圧縮データは24ビットになってしまいビット 数は逆に増えてしまうが、実際にはこのような最大振幅 で変化することはサンプリング周波数が44.1kHzと すると22.05kHzの単周波数で0dBの信号という ことになり通常音楽信号等では他の信号成分も重畳され ているため有りえず、したがって全体的には前述した両 サンプルの差が4ビットあるいは8ビットで表せるもの がほとんどであり全体としてビット数を大きく減らすこ とができ、データを蓄えるメモリーの記憶容量を少なく することができる。

【0017】図7は、データ圧縮回路の構成を示すブロ ック図である。なお、制御ラインおよびクロックは省略 する。図7において、40は16ビット入力レジスタで あり、ディジタルデータ再生装置1から出力された16 ビットディジタル信号11aを1クロックごとに取り込 み、同時に1クロック前に取り込まれたデータをシフト して送り出す、41は16ビットスタックレジスタであ り、16ビット入力レジスタ40から送り出されたデー タを取り込み1クロックの間保持するものである。42 は16ビット演算レジスタであり、16ビット入力レジ スタ40に取り込まれた任意の時点nより1サンプル後 の時点n+1のサンプルの電圧データVn+1のデータ と16ビットスタックレジスタ41に取り込まれた任意 の時点nのサンプルの電圧データVnのデータとを引き 算して両サンプルの差ΔVnを求めるものである。43 は符号フラッグであり、両サンプルの差△Ⅴnの+,-を判定して保持し、44は16ビットシフトレジスタで あり、16ビット演算レジスタ42の演算結果を取り込 み順次ビットシフトするものである。45は16ビット シフトレジスタ44のデータを下位から4ビットずつ取 り込み保持する4ビットスタックレジスタ、46は16 ビットスタックレジスタ45に保持され4ビットデータ より上位のビットのデータがすべて0か否かを見て、デ ータの継続を判断する継続判断回路である。47は4ビ ットスタックレジスタ45からデータを取り込む4ビッ トデータレジスタ、48は1ビット符号フラグ、49は 1ビット終了符号フラグである。なお、図7は1チャン ネル分を示しており、複数チャンネルであれば同様のブ ロックをチャンネル数分設けるか、または16ビット入 カレジスタと16ビットスタックレジスタをチャンネル 数分設け、その他の部分を共用する等が考えられる。

【0018】以上のような構成において、動作を説明するとディジタルデータ再生装置1から出力された任意の時点nのサンプルの電圧データVnのデータの16ビットディジタル信号11aを16ビット入力レジスタ40に取り込み、次に任意の時点nより1サンプル後の時点n+1のサンプルの電圧データVn+1のデータを16ビット入力レジスタ40に取り込むと同時に16ビット入力レジスタ40に保持された任意の時点nのサンプルの電圧データVnのデータを16ビットスタックレジス

タ41にシフトし、次に、16ビット演算レジスタ42 により16ビット入力レジスタ40に取り込まれた任意 の時点nより1サンプル後の時点n+1のサンプルの電 圧データVn+1のデータと16ビットスタックレジス タ41に取り込まれた任意の時点nのサンプルの電圧デ ータVnのデータとを引き算して両サンプルの差 ΔVn を求める。そして、符号フラッグ43により両サンプル の差∆Vnの+, -を判定して保持し、前記16ビット 演算レジスタ42で求めた両サンプルの差ΔVnを16 ピットシフトレジスタ44に取り込み、4ピットスタッ クレジスタにより16ビットシフトレジスタ44のデー タを下位から4ビットずつ取り込み保持し、4ビットス タックレジスタ47にデータをシフトし、継続判断回路 46で16ビットスタックレジスタ45に保持され4ビ ットデータより上位のビットのデータがすべて0か否か を見て、データの継続を判断して1ビット終了符号フラ グ49にその結果を保持し、1ビット符号フラグ43か らのデータを1ビット符号フラグ48に保持する。そし て、4ビットスタックレジスタ47に保持されたデータ と1ビット符号フラグ48に保持された符号および1ビ ット終了符号フラグ49に保持された符号を合わせて6 ビットを1ワードとして圧縮データ15を出力する。

【0019】なお、本発明では、各データを時系列的に 連続する前後のデータの差で表すために、定期的な絶対 値データが必要である。そこで、CDではL、Rチャン ネル各6サンプルで合計12サンプルを1フレームとし て扱い、同期信号、サブコードデータを付加しているの で、今Lチャンネルの1チャンネルについて説明する と、この同期信号を検出して、同期信号の後の最初のL チャンネルの1サンプルのデータを絶対値データとして 扱う。この絶対値データが仮に図8に示すように2進数 で16ビットのディジタル符号20のように(000 1, 1100, 0101, 1010) で、16進数で表 すと(1 C 5 A)と表現されるとすると、図 9 に示すよ うにデータ圧縮は行わずに各4ビットの絶対値データ2 9にそれぞれ符号データ0と4つとも0の各終了符号2 5を付加して絶対値データであることを表現する。な お、通常の圧縮データでは前述した圧縮方法なので終了 符号がOであるデータが4つ続くことは発生しない。こ れによって、伸長時には終了符号25が0であるデータ が4つ続いたことを判定してこのデータが絶対値データ であることを判別することができる。

【0020】図10は絶対値データを扱うブロックを付加したデータ圧縮回路の構成を示すブロック図であり、50は絶対値データコントローラであり、フレーム同期検出回路(図示せず)がフレーム同期信号を検出すると、16ビット入力レジスタ40に取り込まれた同期信号の後の最初のLチャンネルの1サンプルのデータを16ビットシフトレジスタ44に送り、4ビットずつ4ビットスタックレジスタ45、4ビットデータレジスタ4

7に送るとともに取り込まれたデータの符号を判別して 1ピット符号フラグ48ヘデータを送り、さらに絶対値 データであることを示すために1ビット終了符号フラグ 49に0のデータを連続して4回送るものである。これ により、図9に示すような絶対値データが形成される。 【0021】図11は本発明の一実施例におけるディジ タルデータ圧縮および伸長方法を用いたCDプレーヤの 構成を示すブロック図である。図11において、7はデ ィジタルデータ再生装置1から出力された16ビットデ ィジタル信号11aを前述のデータ圧縮方法を用いて圧 縮してRAM制御回路5によってRAM6に記憶させる 圧縮ディジタル信号15を供給するデータ圧縮回路、8 はRAM制御回路5によってRAM6から読み出された 圧縮ディジタル信号16を圧縮とは逆の手順で元の16 ビットディジタル信号11bに伸長する伸長回路であ り、その他の構成は図21の従来例と同一であり、説明 を省略する。

【0022】以上のように構成された発明のディジタルデータ圧縮および伸長方法を用いたCDプレーヤによれば、圧縮データをRAM6に一時的に蓄えるためRAM6の記憶容量を元のデータ量の40%程度に少なくすることができ、例えば、従来のように3秒間のデータを蓄えようとすると256KDRAMで実現しようとすると6個で実現することができ、小型化が可能となる。従って、小型化のポータブルにおいても音飛びをなくし、確実な再生を実現することができる。

【0023】次に、第2の実施例のデータ圧縮方法につ いて説明する。第2の実施例は第1の実施例の6ビット 単位でデータブロックを扱っていたものよりさらにデー タ圧縮率を上げるもので、両サンプルの差△∨nが3ビ ットで表せるような場合、下位4ビットのデータブロッ クの部分の最上位ビットの0を省略するものであり、例 えば、図12に示すように両サンプルの差△Vnが2進 数で16ビットのディジタル符号22のように(000 0,0000,0000,0110)であり、さらにこ れを16進数で表すと(0006)とすると、図3で説 明したのと同様に両サンプルの差 Δ V n の 2 進数で 1 6 ビットのディジタル符号22の上位12ビットはすべて 0であり、このような場合、図6に示すようにこの上位 12ビットを省略し、さらに、下位の4ビットで表した ΔVnの圧縮データ24(16進数の6)の上位1ビッ トが 0 なので省略し、 3 ビットの Δ V n の圧縮データ 2 4 (16進数の6) にΔVnの符号データ23 (0はプ ラスを示す。)と下位4ビットよりも上位ビットがすべ て0であることを表す1ビットの終了符号25に1を立 てて加え、合計5ビット単位で表す。これにより両サン プルの差AVnを17ビットの表現からAVnの圧縮デ ータの5ビットにビット数を圧縮して表現することがで き、この圧縮データをメモリーに蓄えることによりメモ リーの記憶容量をさらに少なくできる。

【0024】また、図12の実施例の5ビット単位でデ ータブロックを扱った場合で両サンプルの差 Δ V n が 3 ビットよりも大きい時は図13に示すようにデータ圧縮 してやればよいことになる。すなわち、図13に示すよ うに終了符号25が0で継続するデータが存在すること を示している場合は、そのデータの符号データ23を省 略して圧縮データ24の4ビットと終了符号25の1ビ ットの合計の5ビット単位で表し、最終の終了符号25 が1でデータが継続しないところのデータに符号データ 23を付加させてやれば継続するデータの符号データ2 3の分のビットを削減でき、全体として5ビット単位の データブロックでデータを扱うことができる。従って、 図13の場合、両サンプルの差△Vnを17ビットの表 現からΔVnの圧縮データの5ビット単位の2ブロック で10ビットにビット数を圧縮して表現することがで き、この圧縮データをメモリーに蓄えることによりメモ リーの記憶容量を第1の実施例よりさらに少なくでき る。なお、絶対値データは第1の実施例で説明したのと 同様に5ビット単位のデータブロックを5つで表しか つ、終了符号を全て継続を意味する符号にしてやること により通常のデータより区別することができる。

【0025】次に、本発明のディジタルデータ伸長方法の実施例について、図14~図18を参照しながら詳細に説明する。

【0026】図14はデータ伸長回路の構成を示すブロ ック図であり、基本的にデータ圧縮の逆の手順を実施す る。なお、制御ラインおよびクロックは省略する。50 はRAM6から読み出した6ビット圧縮ディジタル信号 16を取り込む6ビット入力レジスタ、51は4ビット データレジスタ、52は1ビット符号フラグ、53は1 ビット終了符号フラグであり、6ビット入力レジスタ5 Oからデータをそれぞれ取り込む。54は16ビットシ フトレジスタであり、4ビットデータレジスタ51から 4ビットデータを順次取り込み、56は1ビット終了符 号フラグ53のデータを読み継続する上位ビットのデー タが有るのか否かを判断し、なければ16ビットシフト レジスタ54のデータの上位ビットに0を加えて16ビ ットのデータになるように"0"発生回路55に0を発 生させる指令を送り、また、1ビット終了符号フラグ5 3のデータを読み、0が4回連続して発生したときデー タが絶対値データであると判断するものである。57は 16ビットスタックレジスタであり、一つ前の16ビッ トデータを保持し、58は16ビットシフトレジスタ5 4の16ビットデータと16ビットスタックレジスタ5 7に保持された一つ前の16ビットデータを加減算する 16ビット演算レジスタ、59は16ビット演算レジス タ58の演算結果を保持する16ビット出力レジスタで ある。

【0027】以上のような構成において、図14~図1 8を用いて動作を説明する。まず、図15に示すような 絶対値データ39がRAM6から6ビット入力レジスタ 50に順次6ビットずつ入力されてきたとすると、4ビ ットデータレジスタ51に(0101)が取り込まれ、 さらに16ビットシフトレジスタ54にデータが送られ ると同時に終了符号35が1ビット終了符号フラグ53 に取り込まれ終了判断回路56でデータが継続している ことを判断し、次の4ビットのデータ(1110)が4 ビットデータレジスタ51を介して16ビットシフトレ ジスタ54に取り込まれる。同様にして終了判断回路5 6がデータの終了か否かを判断して順次データを取り込 むが、16ビットシフトレジスタ54に(0011,0 110, 1110, 0101) と蓄えられたとき、終了 判断回路56が終了符号0が4回続いたことを検出して 絶対値データであると判断し、16ビット演算レジスタ 58で演算することなく16ビットシフトレジスタ54 に蓄えられた前記データを16ビット出力レジスタ59 に送って伸長データとして出力するとともに16ビット スタックレジスタ57に前記データを蓄える。前記伸長 データをDAコンバータ2およびローパスフィルター付 増幅器3を介して再生すると図18の任意の時点nの電 圧データVnになる。

【0028】次のデータとして、図16のようなデータ がRAM6から6ビット入力レジスタ50に順次6ビッ トずつ入力されてきたとすると、4ビットデータレジス タ51に(1110)が取り込まれ、さらに16ビット シフトレジスタ54にデータが送られると同時に終了符 号35が1ビット終了符号フラグ53に取り込まれ終了 判断回路56でデータが継続していることを判断し、次 の4ビットのデータ (0011) が4ビットデータレジ スタ51を介して16ビットシフトレジスタ54に取り 込まれ、16ビットシフトレジスタ54のデータは(0 011, 1110)となる。そして、終了符号35が1 ビット終了符号フラグ53に取り込まれ終了判断回路5 6でデータが継続していないことを判断して"0"発生 回路55に指令を出し、16ビットシフトレジスタ54 のデータ (0011, 1110) の上位ビットに0を書 き加えて16ビットのデータ Δ V n (0000, 000 0,0011,1110)にする、次に1ビット符号レ ジスタ52のデータを読み、加算するデータか減算する データかを判断し、16ビットシフトレジスタ54に蓄 えられた16ビットのデータ $\Delta$ Vn(0000, 0000,0011,1110)と一つ前のデータである16 ビットスタックレジスタ57に蓄えられたデータVn (0011, 0110, 1110, 0101) を16ビ ット演算レジスタ58で演算して図17に示すように1 010,0011)を求め、16ビット出力レジスタ5 9に送って伸長データとして出力するとともに16ビッ トスタックレジスタ57にそのデータ(0011,01 11,0010,0011)を蓄える。前記伸長データ

をDAコンバータ2およびローパスフィルター付増幅器3を介して再生すると図18の任意の時点の一つ後n+1の電圧データVn+1になる。同様にして順次圧縮データを取り込み演算して伸長が行われる。

【0029】以上のように本実施例のディジタルデータ 圧縮、伸長方法を用いることにより圧縮データをメモリ ーに蓄えることができ、メモリーの記憶容量を少なくで きる

#### [0030]

【発明の効果】以上のように本発明のディジタルデータ 圧縮方法は、時系列的に連続したディジタルデータ群の 任意の時点のサンプルのmビットディジタルデータと任 意の時点の次のサンプルのmビットディジタルデータの 差のmビットディジタルデータを下位からnビット単位 のディジタルデータに分割し、前記nビット単位ディジ タルデータと前記n ビット単位ディジタルデータより上 位の各 n ビットのデータに 1 があるか否かによってデー タの継続、終了を表す終了有無符号の1ビットおよび差 のmビットディジタルデータの正負を表す正負符号の1 ビットの合計であるn+2ビットの各ディジタルデータ ブロックで表すとともに、分割された上位の各nビット 単位が全て"0"の時、前記終了有無符号の1ビットに データ終了を表すデータを与え、分割された上位の各 n ビット単位が全て"0"のデータを削除したものでり、 これによって、時系列的に連続したディジタルデータ群 の任意の時点のサンプルのmビットディジタルデータと 任意の時点の次のサンプルのmビットディジタルデータ の差のmビットディジタルデータから任意の時点の次の サンプルを1つあるいは複数のn+2ビットのディジタ ルデータブロックで表すことにより、差のmビットディ ジタルデータの上位ビットは0であることが多く、通常 音楽信号等では下位4ビットまたは下位8ビットで表せ ることを利用して上位ビットを削除したデータで表現す ることによりデータ圧縮でき、メモリーの記憶容量を少 なくすることができるものである。

【0031】また、本発明のディジタルデータ圧縮および伸長方法を用いたディジタルデータ再生装置によれば、圧縮データをRAMに一時的に蓄えるためRAMの記憶容量を元のデータ量の40%程度に少なくすることができ、例えば、従来のように3秒間のデータを蓄えようとすると256KDRAMで実現しようとすると6個で実現することができ、小型化が可能となる。従って、小型化のポータブルCDプレーヤにおいても音飛びをなくし、確実な再生を実現することができる。

## 【図面の簡単な説明】

【図1】本発明の第1の実施例におけるディジタルデー タ圧縮方法の原理を示す図

【図2】本発明の第1の実施例におけるディジタルデータ圧縮方法の原理を示す図

【図3】本発明の第1の実施例におけるディジタルデー

タ圧縮方法の原理を示す図

【図4】本発明の第1の実施例におけるディジタルデータ圧縮方法の原理を示す図

【図5】本発明の第1の実施例におけるディジタルデー タ圧縮方法の原理を示す図

【図 6 】本発明の第 1 の実施例におけるディジタルデータ圧縮方法の原理を示す図

【図7】本発明の第1の実施例におけるディジタルデータ圧縮回路の構成を示すプロック図

【図8】本発明の第1の実施例におけるディジタルデータ圧縮方法の原理の絶対値データを示す図

【図9】本発明の第1の実施例におけるディジタルデータ圧縮方法の原理の絶対値データを示す図

【図10】本発明の第1の実施例におけるディジタルデータ圧縮回路の構成を示すプロック図

【図11】本発明の第1の実施例におけるディジタルデータ圧縮、伸長方法を用いたディジタルデータ再生装置の構成を示すプロック図

【図12】本発明の他の実施例におけるディジタルデータ圧縮方法の原理を示す図

【図13】本発明の他の実施例におけるディジタルデータ圧縮方法の原理を示す図

【図14】本発明の第1の実施例におけるディジタルデータ伸長回路の構成を示すブロック図

【図15】本発明の第1の実施例におけるディジタルデ

ータ伸長方法の原理を示す図

【図16】本発明の第1の実施例におけるディジタルデータ伸長方法の原理を示す図

【図17】本発明の第1の実施例におけるディジタルデータ伸長方法の原理を示す図

【図18】本発明の第1の実施例におけるディジタルデータ伸長方法の原理を示す図

【図19】従来のCDプレーヤの構成を示すブロック図

【図20】従来のCDプレーヤの再生信号を示す図


【図21】従来のCDプレーヤにRAMを用いた構成を 示す図

#### 【符号の説明】

- 1 ディジタルデータ読み出し装置
- 2 D/Aコンバータ
- 5 RAM制御回路
- 6 RAM
- 7 データ圧縮回路
- 8 データ復調回路
- 20 任意の時点nのサンプルの電圧データVn
- 21 任意の時点nより1サンプル後の時点n+1のサンプルの電圧データVn+1
- 22 両サンプルの差の電圧データ Δ V n
- 23 両サンプルの差の電圧データ Δ V n の正負符号
- 24 両サンプルの差の電圧データ Δ V n の圧縮データ
- 25 終了有無符号

【図2】

20--- Vnの電圧データ
21--- Vn+1の電圧データ
22--- AVnの電圧データ
23--- AVnの符号データ
Vn--- 仕意の時間点nの電圧データ
Vn+1--- 仕意の時間点nの1つ後の時間点の電圧データ
AVn--- Vn-- Vn+1



# 【図1】

t---時間軸

Va---最大表現 電圧值

Vb---最小表現歷圧值

Vo--- 交流中点配位


n---任意の時間点

nt1--- 仕意の時間点の1つ後の時間点


かーーカの時間点の電圧データ

Yn+1--- n+1の時間点の電圧データ

AVn---Yn とYn+1の差



[図13]




【図3】

24--- AVnの圧縮データ
25--- 終3符号
AVn--- 任意の時間点 n t その1つ後の時間点 n + 1の
それぞれの電圧 Vn、Vn+1の差
16 bit 16 bit - 22
23 24
25 2bit 4 bit - 6 bit

【図5】

22--- AVnの電圧データ 23--- AVnの符号データ 24--- AVnの圧縮データ 25---終3符号

AVn---任意の時間点NLその1つ後の時間点N+1の配圧データの差



# [図4]

٧--- 電圧軸

t---時間軸

Va---最大表現電圧值

Vb···最小表現、電压值

Vo---交流中点配位

n --- 仕意の時間点

11+1--- 社ಮの時間点の1つ後の時間点

Vn---nの時間点の費圧テータ


Vn+1···· n+1の時間点の電圧データ

AVn···VnをVn+1をの差


Vm---mの時間点の配圧データ

Vm+1--- m+1の時間点の配圧データ

Ym+l---m+2の時間点の電圧データ




[図6]



[図8]

10---原信号
11---16しまずジタル信号
ソー--電圧軸
セー・時間軸


n --- 仕意の時間点 Vn --- 仕意の時間点の電圧デ-9



# 【図7】


114---16 bitテジタル信号(入カデータ) 15-- 圧縮デジタル信号(出カデータ) 43---1bit 符号フラク" 45---4bit スタッフレジスタ 46--- 継続判断回路 47---4bit データレジスタ 48…15は符号フラグ 49---1bit終了符号フラグ lla 16 bit 入力レジスタ 16 bit スタックレジスタ 401 42 43 16 bit 演算レジスタ 44 16bit シフトレジスタ 46. 45

【図9】



【図12】

22--- AVnの電圧データ 23--- AVnの符号データ 24--- AVnの圧縮データ 25--- 終了符号 AVn--- 任意の時間点力とその1つ後の時間点力+1の とれざれの電圧Vn,Vn+1の差



# 【図10】

11a---16 bit デジタル信号(入力データ)

15---圧縮デジタル信号(出力データ)

43---1bit 符号フラグ


45--- 4bitスタックレジスタ

46---継続判断回路

47---4bitデータレシスタ

48---16は符号フラグ

49---1bit終了符号フラク"



# 【図11】

1---テジタルデータ読み出し装置

3---ローパスフィルタイプ増幅回路

4---出力端子。

5···RAM制御回路

6---ランダムマクセスメモリー

7---デ-9圧縮回路

8---データ復調回路


16.110---16 bitデジタル信号

12--・半アナログ信号


13…出カアナログ信号

14 --- RAM アクセス信号


15,16---圧縮デジタル信号




【図14】




【図15】



【図16】



【図17】



`n+1

【図19】


3---ローパスフィルター付増幅回路

4…出力端子

11---16 bit デジタル信号

12---半アナログ信号

13--- 出カアナロが信号




# 【図20】


V·-- 電圧軸

七…時間軸

n---任起の時間点。

Vn···任意の時間点A壓圧データ





# 【図21】

3---ローパスフィルターイナ増幅回路

4---出力端子

5---RAM制御回路-


6---ランダムアクセスメモリー

116.116---16かはデジタル信号

12・・・・半アナログ信号

13---出カアナログ信号

14--- RAMアクセス信号



## フロントページの続き

## (72)発明者 宮本 三朗

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.